FS32K118LAT0MLHT NXP

FS32K118LAT0MLHT NXP
FS32K118LAT0MLHT NXP
FS32K118LAT0MLHT NXP
FS32K118LAT0MLHT NXP

FS32K118LAT0MLHT NXP

Disponibile
FS32K118LAT0MLHT NXP

• Caratteristiche operative
– Intervallo di tensione: da 2,7 V a 5,5 V
– Intervallo di temperatura ambiente: da -40 °C a 105 °C per la modalità HSRUN, da -40 °C a 150 °C per la modalità RUN
• Core Arm™ Cortex-M4F/M0+, CPU a 32 bit
– Supporta frequenze fino a 112 MHz (modalità HSRUN) con 1,25 Dhrystone MIPS per MHz
– Arm Core basato sull'architettura Armv7 e Thumb-2® ISA
– Processore di segnale digitale integrato (DSP)
– NVIC (Nested Vectored Interrupt Controller) configurabile
– Unità a virgola mobile (FPU) a precisione singola
• Interfacce orologio
– 4 - 40 MHz oscillatore esterno veloce (SOSC) con clock quadrato esterno fino a 50 MHz DC in modalità clock esterno
– Oscillatore RC interno veloce a 48 MHz (FIRC)
– 8 MHz Slow Internal RC oscillator (SIRC)
– Oscillatore a bassa potenza (LPO) 128 kHz
– Fino a 112 MHz (HSRUN) System Phased Lock Loop (SPLL)
– Fino a 20 MHz TCLK e 25 MHz SWD_CLK
– 32 kHz Real Time Counter clock esterno (RTC_CLKIN)
•Risparmio energia
– Core Arm Cortex-M4F/M0+ a bassa potenza con eccellente efficienza energetica
– Power Management Controller (PMC) con più modalità di alimentazione: HSRUN, RUN, STOP, VLPR e VLPS. Nota: le scritture/cancellazioni CSEc (Security) o EEPROM attiveranno i flag di errore in modalità HSRUN (112 MHz) perché questo caso d'uso non può essere eseguito contemporaneamente. Il dispositivo dovrà passare alla modalità RUN (80 MHz) per eseguire operazioni di scrittura/cancellazione CSEc (Security) o EEPROM.
– Gating dell'orologio e funzionamento a bassa potenza supportati su periferiche specifiche.
• Memoria e interfacce di memoria
– Fino a 2 MB di memoria flash del programma con ECC
– 64 KB FlexNVM per memoria flash dati con emulazione ECC e EEPROM. Nota: le operazioni di scrittura/cancellazione CSEc (Security) o EEPROM attiveranno i flag di errore in modalità HSRUN (112 MHz) perché questo caso d'uso non può essere eseguito contemporaneamente. Il dispositivo dovrà passare alla modalità RUN (80 MHz) per eseguire operazioni di scrittura/cancellazione CSEc (Security) o EEPROM.
– Fino a 256 KB di SRAM con ECC
– Fino a 4 KB di FlexRAM da utilizzare come emulazione SRAM o EEPROM
– Fino a 4 KB di cache del codice per ridurre al minimo l'impatto sulle prestazioni delle latenze di accesso alla memoria
– QuadSPI con supporto HyperBus™
• Segnale analogico a segnale misto
– Fino a due convertitori analogico-digitali (ADC) a 12 bit con un massimo di 32 ingressi analogici per modulo
– Un comparatore analogico (CMP) con convertitore digitale-analogico (DAC) interno a 8 bit
• Funzionalità di debug
– Serial Wire JTAG Debug Port (SWJ-DP) combina
– Debug Watchpoint and Trace (DWT)
– Instrumentation Trace Macrocell (ITM)
– Test Port Interface Unit (TPIU)
– Patch flash e unità FPB (Breakpoint)
• Interfaccia uomo-macchina (HMI)
– Fino a 156 pin GPIO con funzionalità di interrupt
– Non-Maskable Interrupt (NMI)
• Interfacce di comunicazione
– Fino a tre moduli LPUART/LIN (Low Power Universal Asynchronous Receiver/Transmitter) con supporto DMA e bassa disponibilità di potenza
– Fino a tre moduli LPSPI (Low Power Serial Peripheral Interface) con supporto DMA e bassa disponibilità di potenza
– Fino a due moduli LPI2C (Low Power Inter-Integrated Circuit) con supporto DMA e bassa disponibilità di potenza
– Fino a tre moduli FlexCAN (con supporto CAN-FD opzionale)
– Modulo FlexIO per l'emulazione di protocolli di comunicazione e periferiche (UART, I2C, SPI, I2S, LIN, PWM, etc).
– Fino a un massimo di 10/100Mbps Ethernet con supporto IEEE1588 e due moduli Synchronous Audio Interface (SAI).
• Sicurezza e protezione
– Cryptographic Services Engine (CSEc) implementa un set completo di funzioni crittografiche come descritto nella specifica funzionale SHE (Secure Hardware Extension). Nota: le operazioni di scrittura/cancellazione CSEc (Security) o EEPROM attiveranno i flag di errore in modalità HSRUN (112 MHz) perché questo caso d'uso non può essere eseguito contemporaneamente. Il dispositivo dovrà passare alla modalità RUN (80 MHz) per eseguire operazioni di scrittura/cancellazione CSEc (Security) o EEPROM.
– Numero di identificazione univoca (ID) a 128 bit
– Error-Correcting Code (ECC) su memorie flash e SRAM
– Unità di protezione della memoria di sistema (MPU di sistema)
– Modulo di controllo della ridondanza ciclica (CRC)
– Cane da guardia interno (WDOG)
– Modulo Watchdog monitor esterno (EWM)
• Cronometraggio e controllo
– Fino a otto moduli FlexTimers (FTM) indipendenti a 16 bit, che offrono fino a 64 canali standard (IC/OC/PWM)
– Un timer a bassa potenza (LPTMR) a 16 bit con controllo flessibile della riattivazione
– Due blocchi di ritardo programmabili (PDB) con sistema di trigger flessibile
– Un timer di interrupt a bassa potenza (LPIT) a 32 bit con 4 canali
– Contatore in tempo reale (RTC) a 32 bit
•Pacco
– Opzioni package QFN a 32 pin, LQFP a 48 pin, LQFP a 64 pin, LQFP a 100 pin, MAPBGA a 100 pin, LQFP a 144 pin, LQFP a 176 pin
• DMA a 16 canali con un massimo di 63 sorgenti di richiesta utilizzando DMAMUX
") }))

Suggerimenti su come ottenere preventivi accurati dai fornitori. Si prega di includere quanto segue nella vostra richiesta:
1. Informazioni personali o aziendali
2. Fornire la richiesta del prodotto in grande dettaglio
3. Richiesta di MOQ, prezzo unitario, ecc




Assicurati che le tue informazioni di contatto siano corrette. Il tuo messaggio verrà inviato direttamente ai destinatari e non verrà visualizzato pubblicamente. Non distribuiremo o venderemo mai le tue informazioni personali a terzi senza il tuo esplicito permesso.