FS32K146HFT0MLQT NXP


• Caratteristiche di funzionamento
– Intervallo di tensione: da 2,7 V a 5,5 V
– Intervallo di temperatura ambiente: da -40 °C a 105 °C per la modalità HSRUN, da -40 °C a 150 °C per la modalità RUN
• Arm™ Cortex-M4F/M0+ core, CPU a 32 bit
– Supporta una frequenza fino a 112 MHz (modalità HSRUN) con 1,25 Dhrystone MIPS per MHz
– Arm Core basato sull'architettura Armv7 e Thumb-2® ISA
– Processore di segnale digitale (DSP) integrato
– Controller di interrupt vettoriale nidificato configurabile (NVIC)
– Unità a virgola mobile di precisione singola (FPU)
• Interfacce orologio
– Oscillatore esterno veloce (SOSC) da 4 a 40 MHz con clock di ingresso quadrato esterno CC fino a 50 MHz in modalità di clock esterno
– Oscillatore RC interno veloce (FIRC) a 48 MHz
– Oscillatore RC interno lento da 8 MHz (SIRC)
– Oscillatore a bassa potenza (LPO) da 128 kHz
– Fino a 112 MHz (HSRUN) System Phased Lock Loop (SPLL)
– Fino a 20 MHz TCLK e 25 MHz SWD_CLK
– Contatore in tempo reale a 32 kHz clock esterno (RTC_CLKIN)
•Risparmio energia
– Core Arm Cortex-M4F/M0+ a bassa potenza con eccellente efficienza energetica
– Power Management Controller (PMC) con diverse modalità di alimentazione: HSRUN, RUN, STOP, VLPR e VLPS.
Nota: le scritture/cancellazioni CSEc (Security) o EEPROM attiveranno flag di errore in modalità HSRUN (112 MHz) perché questo caso d'uso non può essere eseguito contemporaneamente. Il dispositivo dovrà passare alla modalità RUN (80 MHz) per eseguire CSEc (Security) o scritture/cancellazioni EEPROM.
– Clock gating e funzionamento a bassa potenza supportati su periferiche specifiche.
• Memoria e interfacce di memoria
– Fino a 2 MB di memoria flash di programma con ECC
– FlexNVM da 64 KB per memoria flash dati con emulazione ECC ed EEPROM.
Nota: le scritture/cancellazioni CSEc (Security) o EEPROM attiveranno flag di errore in modalità HSRUN (112 MHz) perché questo caso d'uso non può essere eseguito contemporaneamente. Il dispositivo dovrà passare alla modalità RUN (80 MHz) per eseguire CSEc (Security) o scritture/cancellazioni EEPROM.
– Fino a 256 KB di SRAM con ECC
– Fino a 4 KB di FlexRAM per l'utilizzo come emulazione SRAM o EEPROM
– Fino a 4 KB di cache del codice per ridurre al minimo l'impatto sulle prestazioni delle latenze di accesso alla memoria
– QuadSPI con supporto HyperBus™
• Analogico a segnale misto
– Fino a due convertitori analogico/digitale (ADC) a 12 bit con un massimo di 32 ingressi analogici a canale per modulo
– Un comparatore analogico (CMP) con convertitore digitale/analogico (DAC) a 8 bit interno
• Funzionalità di debug
- La porta di debug JTAG del cavo seriale (SWJ-DP) combina
– Debug Watchpoint and Trace (DWT)
– Strumentazione Trace Macrocell (ITM)
– Unità di interfaccia della porta di test (TPIU)
– Unità Flash Patch e Breakpoint (FPB)
• Interfaccia uomo-macchina (HMI)
– Fino a 156 pin GPIO con funzionalità di interrupt
– Interrupt non mascherabile (NMI)