MCIMX6U6AVM08AC NXP


I processori i.MX 6Solo/6DualLite sono basati sulla piattaforma Arm Cortex-A9 MPCore, che ha le seguenti caratteristiche:
• Il i.MX 6Solo supporta Cortex-A9 MPCore a braccio singolo (con TrustZone)
• Il i.MX 6DualLite supporta il doppio Arm Cortex-A9 MPCore (con TrustZone)
• La configurazione del nucleo è simmetrica, dove ogni nucleo include:
— 32 KByte L1 Cache delle istruzioni
— 32 KByte L1 Cache dati
— Timer privato e cane da guardia
— Coprocessore Cortex-A9 NEON MPE (Media Processing Engine)
Il complesso Arm Cortex-A9 MPCore comprende:
• General Interrupt Controller (GIC) con supporto per 128 interrupt
• Timer globale
• Unità di controllo Snoop (SCU)
• Cache I/D L2 unificata da 512 KB:
— Utilizzato da un core in i.MX 6Solo
— Condiviso da due core in i.MX 6DualLite
• Due interfacce bus Master AXI in uscita dalla cache L2
• Frequenza del core (inclusa la cache NEON e L1), come da Tabella 8.
• Coprocessore NEON MPE
— Architettura di elaborazione multimediale SIMD
— File di registro NEON con registri generici a 32x64 bit
— Pipeline di esecuzione di numeri interi NEON (ALU, Shift, MAC)
— Pipeline di esecuzione in virgola mobile NEON doppia a precisione singola (FADD, FMUL)
— Tubazione di caricamento/archiviazione e permutazione NEON
Il sistema di memoria a livello di SoC è costituito dai seguenti componenti aggiuntivi:
— ROM di avvio, inclusa HAB (96 KB)
— RAM interna multimediale / condivisa, ad accesso rapido (OCRAM, 128 KB)
— RAM sicura/non sicura (16 KB)