S912XEG128W1MAL NXP
| Disponibile |
S912XEG128W1MAL NXP
• CPU12X a 16 bit
— Compatibile con il set di istruzioni MC9S12 verso l'alto, ad eccezione di cinque istruzioni Fuzzy (MEM, WAV, WAVR, REV, REVW) che sono state rimosse
— Indirizzamento indicizzato migliorato
— Accesso a grandi segmenti di dati indipendenti da PPAGE
• INT (modulo di interrupt)
— Otto livelli di interrupt nidificati
— Assegnazione flessibile delle sorgenti di interrupt a ciascun livello di interrupt.
— Interrupt esterno ad alta priorità non mascherabile (XIRQ)
— Interrupt interno dell'unità di protezione della memoria ad alta priorità non mascherabile
— Fino a 24 pin sulle porte J, H e P configurabili come interrupt sensibili al fronte di salita o discesa
• EBI (interfaccia bus esterna) (disponibile solo in package a 208 pin e 144 pin)
— Fino a quattro uscite di selezione del chip per selezionare spazi di indirizzamento da 16K, 1M, 2M e fino a 4MByte
— Ogni uscita di selezione del chip può essere configurata per completare la transazione in caso di timeout di uno dei due generatori di stato di attesa o per la deasserzione del segnale EWAIT
• MMC (controllo della mappatura dei moduli)
• DBG (modulo di debug)
— Monitoraggio di bus CPU e/o XGATE con richieste di breakpoint di tipo tag o force.
— Il buffer di traccia circolare a 64 bit acquisisce informazioni sul cambio di flusso o sull'accesso alla memoria
• BDM (modalità di debug in background)
• MPU (unità di protezione della memoria)
— 8 regioni di indirizzo definibili per ogni attività attiva del programma
— Granularità dell'intervallo di indirizzi a partire da 8 byte
— Nessuna scrittura / Nessuna esecuzione Attributi di protezione
— Interrupt non mascherabile in caso di violazione dell'accesso
• XGATE
— Modulo coprocessore I/O programmabile ad alte prestazioni
— Trasferisce i dati da o verso tutte le periferiche e la RAM senza l'intervento della CPU o gli stati di attesa della CPU
— Esegue operazioni logiche, di spostamento, aritmetiche e di bit sui dati
— Può interrompere il completamento del trasferimento di segnalazione della CPU HCS12X
— Possibilità di trigger da qualsiasi modulo hardware e dalla CPU
— Due livelli di interrupt per il servizio di attività ad alta priorità
— Supporto hardware per l'inizializzazione dello stack pointer
• OSC_LCP (oscillatore)
— Oscillatore Pierce di controllo dell'anello a bassa potenza che utilizza un cristallo da 4 MHz a 16 MHz
— Buona immunità al rumore
— Opzione Pierce full-swing che utilizza un cristallo da 2 MHz a 40 MHz
— Dimensione della transconduttanza per un margine di avvio ottimale per i cristalli tipici
• IPLL (generazione di clock ad anello ad aggancio di fase filtrata internamente e modulata in frequenza)
— Non sono necessari componenti esterni
— Opzione configurabile per diffondere lo spettro per ridurre la radiazione EMC (modulazione di frequenza)
• CPU12X a 16 bit
— Compatibile con il set di istruzioni MC9S12 verso l'alto, ad eccezione di cinque istruzioni Fuzzy (MEM, WAV, WAVR, REV, REVW) che sono state rimosse
— Indirizzamento indicizzato migliorato
— Accesso a grandi segmenti di dati indipendenti da PPAGE
• INT (modulo di interrupt)
— Otto livelli di interrupt nidificati
— Assegnazione flessibile delle sorgenti di interrupt a ciascun livello di interrupt.
— Interrupt esterno ad alta priorità non mascherabile (XIRQ)
— Interrupt interno dell'unità di protezione della memoria ad alta priorità non mascherabile
— Fino a 24 pin sulle porte J, H e P configurabili come interrupt sensibili al fronte di salita o discesa
• EBI (interfaccia bus esterna) (disponibile solo in package a 208 pin e 144 pin)
— Fino a quattro uscite di selezione del chip per selezionare spazi di indirizzamento da 16K, 1M, 2M e fino a 4MByte
— Ogni uscita di selezione del chip può essere configurata per completare la transazione in caso di timeout di uno dei due generatori di stato di attesa o per la deasserzione del segnale EWAIT
• MMC (controllo della mappatura dei moduli)
• DBG (modulo di debug)
— Monitoraggio di bus CPU e/o XGATE con richieste di breakpoint di tipo tag o force.
— Il buffer di traccia circolare a 64 bit acquisisce informazioni sul cambio di flusso o sull'accesso alla memoria
• BDM (modalità di debug in background)
• MPU (unità di protezione della memoria)
— 8 regioni di indirizzo definibili per ogni attività attiva del programma
— Granularità dell'intervallo di indirizzi a partire da 8 byte
— Nessuna scrittura / Nessuna esecuzione Attributi di protezione
— Interrupt non mascherabile in caso di violazione dell'accesso
• XGATE
— Modulo coprocessore I/O programmabile ad alte prestazioni
— Trasferisce i dati da o verso tutte le periferiche e la RAM senza l'intervento della CPU o gli stati di attesa della CPU
— Esegue operazioni logiche, di spostamento, aritmetiche e di bit sui dati
— Può interrompere il completamento del trasferimento di segnalazione della CPU HCS12X
— Possibilità di trigger da qualsiasi modulo hardware e dalla CPU
— Due livelli di interrupt per il servizio di attività ad alta priorità
— Supporto hardware per l'inizializzazione dello stack pointer
• OSC_LCP (oscillatore)
— Oscillatore Pierce di controllo dell'anello a bassa potenza che utilizza un cristallo da 4 MHz a 16 MHz
— Buona immunità al rumore
— Opzione Pierce full-swing che utilizza un cristallo da 2 MHz a 40 MHz
— Dimensione della transconduttanza per un margine di avvio ottimale per i cristalli tipici
• IPLL (generazione di clock ad anello ad aggancio di fase filtrata internamente e modulata in frequenza)
— Non sono necessari componenti esterni
— Opzione configurabile per diffondere lo spettro per ridurre la radiazione EMC (modulazione di frequenza)
Assicurati che le tue informazioni di contatto siano corrette. La tua messaggio sarà direttamente al destinatario o ai destinatari e non essere esposto pubblicamente. Non distribuiremo o venderemo mai il tuo personale informazioni a terzi senza il tuo esplicito permesso.
