S9S12XS128J1MAA NXP
Disponibile
S9S12XS128J1MAA NXP
- CPU12X a 16 bit — Compatibile verso l'alto con il set di istruzioni S12 ad eccezione di cinque istruzioni fuzzy (MEM, WAV, WAVR, REV, REVW) che sono state rimosse — Indirizzamento indicizzato migliorato — Accesso a segmenti di dati di grandi dimensioni indipendenti da PPAGE
INT (interrupt module) — Sette livelli di interrupt nidificati — Assegnazione flessibile delle sorgenti di interrupt a ciascun livello di interrupt. - Interrupt esterno ad alta priorità (XIRQ) non mascherabile - I seguenti ingressi possono fungere da interrupt di riattivazione - IRQ e XIRQ non mascherabili - Pin di ricezione CAN - Pin di ricezione SCI - A seconda dell'opzione del pacchetto, fino a 20 pin sulle porte J, H e P configurabili come sensibili al fronte di salita o discesa - MMC (controllo della mappatura del modulo) - DBG (modulo di debug) - Monitoraggio del bus della CPU con richieste di breakpoint di tipo tag o di tipo force - Il buffer di traccia circolare a 64 x 64 bit acquisisce il cambio di flusso o l'accesso alla memoria informazioni - BDM (modalità di debug in background) - OSC_LCP (oscillatore) - Controllo del loop a bassa potenza Oscillatore Pierce che utilizza un cristallo da 4 MHz a 16 MHz - Buona immunità al rumore - Opzione Pierce full-swing che utilizza un cristallo da 2 MHz a 40 MHz - Transconduttanza dimensionata per un margine di avvio ottimale per i cristalli tipici - IPLL (generazione di clock ad anello ad aggancio di fase filtrata internamente e modulata in frequenza) - Non sono necessari componenti esterni - Opzione configurabile per estendere lo spettro per ridurre la radiazione EMC (frequenza - CRG (generazione di clock e reset) - Watchdog COP - Interrupt in tempo reale - Monitoraggio dell'orologio - Risveglio rapido da STOP in modalità orologio automatico - Opzioni di memoria - 64, 128 e 256 Kbyte Flash - Flash Caratteristiche generali - 64 bit di dati più 8 bit ECC (Error Correction Code) per la sindrome ECC (Error Correction Code) che consentono la correzione dei guasti a bit singolo e il rilevamento dei doppi guasti - Cancellazione delle dimensioni del settore 1024 byte - Programma automatizzato e algoritmo di cancellazione - Schema di protezione per prevenire la programmazione accidentale o la cancellazione - Opzione di sicurezza per impedire l'accesso non autorizzato - Impostazione del livello di margine dell'amplificatore di rilevamento per le letture: spazio flash dati da 4 e 8 Kbyte
- 16 bit di dati più 6 bit ECC (Error Correction Code) consentono la correzione dei guasti a bit singolo e il rilevamento dei doppi guasti - Cancellazione della dimensione del settore 256 byte - Programmazione automatizzata e algoritmo di cancellazione - 4, 8 e 12 Kbyte di RAM - Convertitore analogico/digitale a 16 canali, 12 bit - Risoluzione 8/10/12 bit - 3μs, 10 bit tempo di conversione singolo - Dati dei risultati giustificati a sinistra o a destra - Capacità di trigger di conversione esterna e interna - Oscillatore interno per la conversione in modalità Stop - Riattivazione da bassa potenza modalità su confronto analogico > o <= match — Continuous conversion mode — Multiplexer for 16 analog input channels — Multiple channel scans — Pins can also be used as digital I/O • MSCAN (1 M bit per second, CAN 2.0 A, B software compatible module) — 1 Mbit per second, CAN 2.0 A, B software compatible module – Standard and extended data frames – 0 - 8 bytes data length – Programmable bit rate up to 1 Mbps — Five receive buffers with FIFO storage scheme — Three transmit buffers with internal prioritization — Flexible identifier acceptance filter programmable as: – 2 x 32-bit – 4 x 16-bit – 8 x 8-bit — Wake-up with integrated low pass filter option — Loop back for self test — Listen-only mode to monitor CAN bus — Bus-off recovery by software intervention or automatically — 16-bit time stamp of transmitted/received messages • TIM (standard timer module) — 8 x 16-bit channels for input capture or output compare — 16-bit free-running counter with 8-bit precision prescaler — 1 x 16-bit pulse accumulator • PIT (periodic interrupt timer) — Up to four timers with independent time-out periods — Time-out periods selectable between 1 and 224 bus clock cycles
- Interrupt di time-out e trigger periferici - L'avvio dei timer può essere allineato - Fino a 8 canali x 8 bit o 4 canali x 16 bit Modulatore di larghezza di impulso - Periodo e ciclo di lavoro programmabili per canale - Uscite allineate al centro o a sinistra - Logica di selezione del clock programmabile con un'ampia gamma di frequenze - Modulo di interfaccia periferica seriale (SPI) - Configurabile per dati di dimensioni pari a 8 o 16 bit - Full-duplex o bidirezionale a filo singolo - Trasmissione e ricezione a doppio buffer - Modalità Master o Slave - MSB-first o LSB-first shifting - Opzioni di fase e polarità del clock seriale - Due interfacce di comunicazione seriale (SCI) - Funzionamento full-duplex o a filo singolo - Formato standard di non ritorno a zero (NRZ) - Formato IRDA 1.4 selectable return-to-zero-inverted (RZI) con larghezze di impulso programmabili - Selezione della velocità di trasmissione a 13 bit - Lunghezza dei caratteri programmabile - Polarità programmabile per trasmettitore e ricevitore - Risveglio di ricezione sul fronte attivo - Rilevamento delle interruzioni e rilevamento delle collisioni di trasmissione che supportano LIN - Regolatore di tensione su chip — Due regolatori di tensione lineari paralleli con riferimento a banda proibita — Rilevamento di bassa tensione (LVD) con interrupt di bassa tensione (LVI) — Circuito di reset all'accensione (POR) — Reset a bassa tensione (LVR) - Timer di riattivazione a bassa potenza (API) — Oscillatore interno che aziona un contatore di discesa — Trimmabile con precisione di +/-5% — I periodi di timeout vanno da 0,2 ms a ~13 s con una risoluzione di 0,2 ms - Input/Output — Fino a 91 pin di input/output (I/O) per uso generico a seconda dell'opzione del package e 2 solo input pin - Isteresi e dispositivo di pull up/pull down configurabile su tutti i pin di ingresso - Potenza di azionamento configurabile su tutti i pin di uscita - Opzioni del pacchetto - Quad flat-pack a basso profilo a 112 pin (LQFP) - Quad flat-pack a 80 pin (QFP)
- Quad flat-pack a basso profilo a 64 pin (LQFP) - Condizioni operative - Ampio intervallo di tensione di alimentazione singola da 3,135 V a 5,5 V a prestazioni ottimali - L'alimentazione separata per il regolatore di tensione interno e l'I/O consentono un filtraggio EMC ottimizzato - Frequenza massima del bus CPU di 40 MHz - Intervallo di temperatura ambiente da -40 °C a 125 °C - Opzioni di temperatura: da -40 °C a 85 °C - da -40 °C a 105 °C - da -40 °C a 125 °C
- CPU12X a 16 bit — Compatibile verso l'alto con il set di istruzioni S12 ad eccezione di cinque istruzioni fuzzy (MEM, WAV, WAVR, REV, REVW) che sono state rimosse — Indirizzamento indicizzato migliorato — Accesso a segmenti di dati di grandi dimensioni indipendenti da PPAGE
INT (interrupt module) — Sette livelli di interrupt nidificati — Assegnazione flessibile delle sorgenti di interrupt a ciascun livello di interrupt. - Interrupt esterno ad alta priorità (XIRQ) non mascherabile - I seguenti ingressi possono fungere da interrupt di riattivazione - IRQ e XIRQ non mascherabili - Pin di ricezione CAN - Pin di ricezione SCI - A seconda dell'opzione del pacchetto, fino a 20 pin sulle porte J, H e P configurabili come sensibili al fronte di salita o discesa - MMC (controllo della mappatura del modulo) - DBG (modulo di debug) - Monitoraggio del bus della CPU con richieste di breakpoint di tipo tag o di tipo force - Il buffer di traccia circolare a 64 x 64 bit acquisisce il cambio di flusso o l'accesso alla memoria informazioni - BDM (modalità di debug in background) - OSC_LCP (oscillatore) - Controllo del loop a bassa potenza Oscillatore Pierce che utilizza un cristallo da 4 MHz a 16 MHz - Buona immunità al rumore - Opzione Pierce full-swing che utilizza un cristallo da 2 MHz a 40 MHz - Transconduttanza dimensionata per un margine di avvio ottimale per i cristalli tipici - IPLL (generazione di clock ad anello ad aggancio di fase filtrata internamente e modulata in frequenza) - Non sono necessari componenti esterni - Opzione configurabile per estendere lo spettro per ridurre la radiazione EMC (frequenza - CRG (generazione di clock e reset) - Watchdog COP - Interrupt in tempo reale - Monitoraggio dell'orologio - Risveglio rapido da STOP in modalità orologio automatico - Opzioni di memoria - 64, 128 e 256 Kbyte Flash - Flash Caratteristiche generali - 64 bit di dati più 8 bit ECC (Error Correction Code) per la sindrome ECC (Error Correction Code) che consentono la correzione dei guasti a bit singolo e il rilevamento dei doppi guasti - Cancellazione delle dimensioni del settore 1024 byte - Programma automatizzato e algoritmo di cancellazione - Schema di protezione per prevenire la programmazione accidentale o la cancellazione - Opzione di sicurezza per impedire l'accesso non autorizzato - Impostazione del livello di margine dell'amplificatore di rilevamento per le letture: spazio flash dati da 4 e 8 Kbyte
- 16 bit di dati più 6 bit ECC (Error Correction Code) consentono la correzione dei guasti a bit singolo e il rilevamento dei doppi guasti - Cancellazione della dimensione del settore 256 byte - Programmazione automatizzata e algoritmo di cancellazione - 4, 8 e 12 Kbyte di RAM - Convertitore analogico/digitale a 16 canali, 12 bit - Risoluzione 8/10/12 bit - 3μs, 10 bit tempo di conversione singolo - Dati dei risultati giustificati a sinistra o a destra - Capacità di trigger di conversione esterna e interna - Oscillatore interno per la conversione in modalità Stop - Riattivazione da bassa potenza modalità su confronto analogico > o <= match — Continuous conversion mode — Multiplexer for 16 analog input channels — Multiple channel scans — Pins can also be used as digital I/O • MSCAN (1 M bit per second, CAN 2.0 A, B software compatible module) — 1 Mbit per second, CAN 2.0 A, B software compatible module – Standard and extended data frames – 0 - 8 bytes data length – Programmable bit rate up to 1 Mbps — Five receive buffers with FIFO storage scheme — Three transmit buffers with internal prioritization — Flexible identifier acceptance filter programmable as: – 2 x 32-bit – 4 x 16-bit – 8 x 8-bit — Wake-up with integrated low pass filter option — Loop back for self test — Listen-only mode to monitor CAN bus — Bus-off recovery by software intervention or automatically — 16-bit time stamp of transmitted/received messages • TIM (standard timer module) — 8 x 16-bit channels for input capture or output compare — 16-bit free-running counter with 8-bit precision prescaler — 1 x 16-bit pulse accumulator • PIT (periodic interrupt timer) — Up to four timers with independent time-out periods — Time-out periods selectable between 1 and 224 bus clock cycles
- Interrupt di time-out e trigger periferici - L'avvio dei timer può essere allineato - Fino a 8 canali x 8 bit o 4 canali x 16 bit Modulatore di larghezza di impulso - Periodo e ciclo di lavoro programmabili per canale - Uscite allineate al centro o a sinistra - Logica di selezione del clock programmabile con un'ampia gamma di frequenze - Modulo di interfaccia periferica seriale (SPI) - Configurabile per dati di dimensioni pari a 8 o 16 bit - Full-duplex o bidirezionale a filo singolo - Trasmissione e ricezione a doppio buffer - Modalità Master o Slave - MSB-first o LSB-first shifting - Opzioni di fase e polarità del clock seriale - Due interfacce di comunicazione seriale (SCI) - Funzionamento full-duplex o a filo singolo - Formato standard di non ritorno a zero (NRZ) - Formato IRDA 1.4 selectable return-to-zero-inverted (RZI) con larghezze di impulso programmabili - Selezione della velocità di trasmissione a 13 bit - Lunghezza dei caratteri programmabile - Polarità programmabile per trasmettitore e ricevitore - Risveglio di ricezione sul fronte attivo - Rilevamento delle interruzioni e rilevamento delle collisioni di trasmissione che supportano LIN - Regolatore di tensione su chip — Due regolatori di tensione lineari paralleli con riferimento a banda proibita — Rilevamento di bassa tensione (LVD) con interrupt di bassa tensione (LVI) — Circuito di reset all'accensione (POR) — Reset a bassa tensione (LVR) - Timer di riattivazione a bassa potenza (API) — Oscillatore interno che aziona un contatore di discesa — Trimmabile con precisione di +/-5% — I periodi di timeout vanno da 0,2 ms a ~13 s con una risoluzione di 0,2 ms - Input/Output — Fino a 91 pin di input/output (I/O) per uso generico a seconda dell'opzione del package e 2 solo input pin - Isteresi e dispositivo di pull up/pull down configurabile su tutti i pin di ingresso - Potenza di azionamento configurabile su tutti i pin di uscita - Opzioni del pacchetto - Quad flat-pack a basso profilo a 112 pin (LQFP) - Quad flat-pack a 80 pin (QFP)
- Quad flat-pack a basso profilo a 64 pin (LQFP) - Condizioni operative - Ampio intervallo di tensione di alimentazione singola da 3,135 V a 5,5 V a prestazioni ottimali - L'alimentazione separata per il regolatore di tensione interno e l'I/O consentono un filtraggio EMC ottimizzato - Frequenza massima del bus CPU di 40 MHz - Intervallo di temperatura ambiente da -40 °C a 125 °C - Opzioni di temperatura: da -40 °C a 85 °C - da -40 °C a 105 °C - da -40 °C a 125 °C
Assicurati che le tue informazioni di contatto siano corrette. La tua messaggio sarà direttamente al destinatario o ai destinatari e non essere esposto pubblicamente. Non distribuiremo o venderemo mai il tuo personale informazioni a terzi senza il tuo esplicito permesso.
