SAK-TC264D-40F200W BC Infineon
Disponibile
SAK-TC264D-40F200W BC Infineon
La famiglia di prodotti TC26x ha le seguenti caratteristiche: - Microcontrollore ad alte prestazioni con due core CPU - Una CPU TriCore super-scalare a 32 bit (TC1.6P), avente le seguenti caratteristiche: - Prestazioni superiori in tempo reale - Forte gestione dei bit - Funzionalità DSP completamente integrate - Unità di accumulo moltiplicato in grado di sostenere 2 operazioni MAC per ciclo - funzionamento fino a 200 MHz a pieno intervallo di temperatura - fino a 120 Kbyte di RAM per lo scratch-pad di dati (DSPR) - fino a 32 Kbyte di RAM per lo scratch-pad di istruzioni (PSPR) - 16 Kbyte Instruction Cache (ICACHE) – 8 Kbyte Data Cache (DCACHE) • CPU TriCore scalare efficiente dal punto di vista energetico (TC1.6E), avente le seguenti caratteristiche: – Compatibilità del codice binario con TC1.6P – funzionamento fino a 200 MHz a pieno intervallo di temperatura – fino a 72 Kbyte di RAM Data Scratch-Pad (DSPR) – fino a 16 Kbyte di RAM Instruction Scratch-Pad (PSPR) – 8 Kbyte di Instruction Cache (ICACHE) – 0,125Kbyte Data Read Buffer (DRB) • Nucleo shadow locksteped per TC1.6P • Memorie multiple su chip – Tutte NVM e SRAM integrate sono protetti ECC - fino a 2,5 Mbyte di memoria flash di programma (PFLASH) - fino a 96 Kbyte di memoria flash dati (DFLASH) utilizzabile per l'emulazione EEPROM - 0 Kbyte di memoria (LMU) - BootROM (BROM) - Controller DMA a 48 canali con trasferimento dati sicuro - Sofisticato sistema di interrupt (protetto ECC) - Struttura del bus su chip ad alte prestazioni - Cross Bar Interconnect (SRI) a 64 bit che offre un rapido accesso parallelo tra i busmaster, CPU e memorie - System Peripheral Bus (SPB) a 32 bit per periferiche e unità funzionali on-chip - Un ponte bus (SFI Bridge) - Unità di gestione della sicurezza (SMU) che gestisce gli allarmi del monitor di sicurezza - Unità di test della memoria con funzioni ECC, inizializzazione della memoria e MBIST (MTU) - Monitor I/O hardware (IOM) per il controllo dell'I/O digitale - Unità periferiche su chip versatili - Quattro canali seriali asincroni/sincroni (ASCLIN) con supporto LIN hardware (V1.3, V2.0, V2.1 e J2602) fino a 50 MBaud – Quattro canali di interfaccia SPI in coda (QSPI) con capacità master e slave fino a 50 Mbit/s – High Speed Serial Link (HSSL) per la comunicazione seriale interprocessore fino a 320Mbit/s
- Due interfacce seriali Micro Second Bus (MSC) per l'espansione della porta seriale a dispositivi di alimentazione esterni - Un modulo MultiCAN+ con 5 nodi CAN e 256 messageobjects assegnabili gratuitamente per una gestione dei dati ad alta efficienza tramite buffering FIFO e trasferimento dati gateway - 6 canali Single Edge Nibble Transmission (SENT) per il collegamento ai sensori - Un modulo FlexRayTM con 2 canali (E-Ray) che supporta V2.1 - Un modulo timer generico (GTM) che fornisce un potente set di filtraggio del segnale digitale e timer funzionalità per realizzare una gestione autonoma e complessa di ingressi/uscite - Un modulo Capture / Compare 6 (due kernel CCU60 e CCU61) - Un'unità timer a 12 per uso generico (GPT120) - Interfaccia sensore periferica a tre canali conforme a V1.3 (PSI5) - Interfaccia sensore periferica con PHY seriale (PSI5-S) - Interfaccia bus a circuito interintegrato (I2C) conforme a V2.1 - MAC Ethernet IEEE802.3 con interfacce RMII e MII (ETH) - Controller standby a 8 bit (TC2x_SCR) - Due timer a 8 bit - Uno Timer a 16 bit - Timer 2 Unità di confronto di acquisizione - Orologio in tempo reale - Ricevitore/trasmettitore asincrono universale - Interfaccia seriale sincrona ad alta velocità - Filtro CAN di riattivazione - ADC versatile ad approssimazione successiva (VADC) - Cluster di 4 kernel ADC indipendenti - Intervallo di tensione di ingresso da 0 V a 5,5 V (alimentazione ADC) - ADC Delta-Sigma (DSADC) - Tre/quattro canali - Porte I/O digitali programmabili - Supporto di debug su chip per OCDS Livello 1 (CPU, DMA, On Chip Buses) - Chip per dispositivo di emulazione dedicato (ED) disponibile - debug multi-core, tracciamento in tempo reale e calibrazione - Aurora Gigabit Trace Port (AGBT) su alcune varianti (vedi sotto) - interfaccia JTAG (IEEE 1149.1) o DAP (Device Access Port) a quattro/cinque fili - Sistema di gestione dell'alimentazione e regolatori su chip - Unità di generazione di clock con PLL di sistema e Flexray PLL - Regolatore di tensione integrato
La famiglia di prodotti TC26x ha le seguenti caratteristiche: - Microcontrollore ad alte prestazioni con due core CPU - Una CPU TriCore super-scalare a 32 bit (TC1.6P), avente le seguenti caratteristiche: - Prestazioni superiori in tempo reale - Forte gestione dei bit - Funzionalità DSP completamente integrate - Unità di accumulo moltiplicato in grado di sostenere 2 operazioni MAC per ciclo - funzionamento fino a 200 MHz a pieno intervallo di temperatura - fino a 120 Kbyte di RAM per lo scratch-pad di dati (DSPR) - fino a 32 Kbyte di RAM per lo scratch-pad di istruzioni (PSPR) - 16 Kbyte Instruction Cache (ICACHE) – 8 Kbyte Data Cache (DCACHE) • CPU TriCore scalare efficiente dal punto di vista energetico (TC1.6E), avente le seguenti caratteristiche: – Compatibilità del codice binario con TC1.6P – funzionamento fino a 200 MHz a pieno intervallo di temperatura – fino a 72 Kbyte di RAM Data Scratch-Pad (DSPR) – fino a 16 Kbyte di RAM Instruction Scratch-Pad (PSPR) – 8 Kbyte di Instruction Cache (ICACHE) – 0,125Kbyte Data Read Buffer (DRB) • Nucleo shadow locksteped per TC1.6P • Memorie multiple su chip – Tutte NVM e SRAM integrate sono protetti ECC - fino a 2,5 Mbyte di memoria flash di programma (PFLASH) - fino a 96 Kbyte di memoria flash dati (DFLASH) utilizzabile per l'emulazione EEPROM - 0 Kbyte di memoria (LMU) - BootROM (BROM) - Controller DMA a 48 canali con trasferimento dati sicuro - Sofisticato sistema di interrupt (protetto ECC) - Struttura del bus su chip ad alte prestazioni - Cross Bar Interconnect (SRI) a 64 bit che offre un rapido accesso parallelo tra i busmaster, CPU e memorie - System Peripheral Bus (SPB) a 32 bit per periferiche e unità funzionali on-chip - Un ponte bus (SFI Bridge) - Unità di gestione della sicurezza (SMU) che gestisce gli allarmi del monitor di sicurezza - Unità di test della memoria con funzioni ECC, inizializzazione della memoria e MBIST (MTU) - Monitor I/O hardware (IOM) per il controllo dell'I/O digitale - Unità periferiche su chip versatili - Quattro canali seriali asincroni/sincroni (ASCLIN) con supporto LIN hardware (V1.3, V2.0, V2.1 e J2602) fino a 50 MBaud – Quattro canali di interfaccia SPI in coda (QSPI) con capacità master e slave fino a 50 Mbit/s – High Speed Serial Link (HSSL) per la comunicazione seriale interprocessore fino a 320Mbit/s
- Due interfacce seriali Micro Second Bus (MSC) per l'espansione della porta seriale a dispositivi di alimentazione esterni - Un modulo MultiCAN+ con 5 nodi CAN e 256 messageobjects assegnabili gratuitamente per una gestione dei dati ad alta efficienza tramite buffering FIFO e trasferimento dati gateway - 6 canali Single Edge Nibble Transmission (SENT) per il collegamento ai sensori - Un modulo FlexRayTM con 2 canali (E-Ray) che supporta V2.1 - Un modulo timer generico (GTM) che fornisce un potente set di filtraggio del segnale digitale e timer funzionalità per realizzare una gestione autonoma e complessa di ingressi/uscite - Un modulo Capture / Compare 6 (due kernel CCU60 e CCU61) - Un'unità timer a 12 per uso generico (GPT120) - Interfaccia sensore periferica a tre canali conforme a V1.3 (PSI5) - Interfaccia sensore periferica con PHY seriale (PSI5-S) - Interfaccia bus a circuito interintegrato (I2C) conforme a V2.1 - MAC Ethernet IEEE802.3 con interfacce RMII e MII (ETH) - Controller standby a 8 bit (TC2x_SCR) - Due timer a 8 bit - Uno Timer a 16 bit - Timer 2 Unità di confronto di acquisizione - Orologio in tempo reale - Ricevitore/trasmettitore asincrono universale - Interfaccia seriale sincrona ad alta velocità - Filtro CAN di riattivazione - ADC versatile ad approssimazione successiva (VADC) - Cluster di 4 kernel ADC indipendenti - Intervallo di tensione di ingresso da 0 V a 5,5 V (alimentazione ADC) - ADC Delta-Sigma (DSADC) - Tre/quattro canali - Porte I/O digitali programmabili - Supporto di debug su chip per OCDS Livello 1 (CPU, DMA, On Chip Buses) - Chip per dispositivo di emulazione dedicato (ED) disponibile - debug multi-core, tracciamento in tempo reale e calibrazione - Aurora Gigabit Trace Port (AGBT) su alcune varianti (vedi sotto) - interfaccia JTAG (IEEE 1149.1) o DAP (Device Access Port) a quattro/cinque fili - Sistema di gestione dell'alimentazione e regolatori su chip - Unità di generazione di clock con PLL di sistema e Flexray PLL - Regolatore di tensione integrato
Assicurati che le tue informazioni di contatto siano corrette. La tua messaggio sarà direttamente al destinatario o ai destinatari e non essere esposto pubblicamente. Non distribuiremo o venderemo mai il tuo personale informazioni a terzi senza il tuo esplicito permesso.
