SAK-XC2268N-40F80LR INFINEON

• CPU ad alte prestazioni con pipeline a cinque stadi e MPU
– Ciclo di istruzioni di 12,5 ns @ clock CPU a 80 MHz (esecuzione a ciclo singolo)
– Addizione e sottrazione a 32 bit in un ciclo con risultato a 40 bit
– Moltiplicazione a ciclo unico (16 × 16 bit)
– Divisione in background (32 / 16 bit) in 21 cicli
– Istruzioni per la moltiplicazione e l'accumulo (MAC) a ciclo unico
– Funzionalità avanzate per la manipolazione dei bit booleani
– Esecuzione del salto a ciclo zero
– Istruzioni aggiuntive per supportare HLL e sistemi operativi
– Progettazione basata su registri con più banchi di registri variabili
– Supporto rapido per il cambio di contesto con due banche di registri locali aggiuntive
– 16 Mbyte di spazio di indirizzamento lineare totale per codice e dati
– Area di registro delle funzioni speciali su chip da 1.024 byte (compatibile con la famiglia C166)
– Unità di protezione della memoria (MPU) integrata
• Sistema di interrupt con 16 livelli di priorità che fornisce 96 nodi di interrupt
– Ingressi esterni selezionabili per la generazione di interrupt e la riattivazione
– Frequenza di campionamento più veloce: 12,5 ns
• Trasferimento dati a ciclo singolo a otto canali con Peripheral Event Controller (PEC), puntatori a 24 bit che coprono lo spazio di indirizzamento totale
• Generazione di clock da sorgenti di clock interne o esterne, utilizzando PLL o prescaler su chip
• Hardware CRC-Checker con polinomio programmabile per supervisionare le aree di memoria su chip
• Moduli di memoria su chip
– 8 Kbyte di RAM stand-by su chip (SBRAM)
– 2 Kbyte di RAM a doppia porta su chip (DPRAM)
– SRAM dati su chip (DSRAM) fino a 16 Kbyte
– SRAM di programma/dati su chip fino a 16 Kbyte (PSRAM)
– Fino a 320 Kbyte di memoria di programma su chip (memoria flash)
– Protezione del contenuto della memoria tramite Error Correction Code (ECC)
• Moduli periferici su chip
– Due convertitori A/D sincronizzabili con un massimo di 16 canali, risoluzione a 10 bit, tempo di conversione inferiore a 1 μs, pre-elaborazione dati opzionale (riduzione dei dati, controllo della portata), rilevamento di fili rotti
– Unità di acquisizione/confronto per uso generico a 16 canali (CC2)
– Due unità di acquisizione/confronto per la generazione flessibile di segnali PWM (CCU6x)
– Temporizzatore multifunzionale per uso generale con 5 temporizzatori
– Fino a 6 canali di interfaccia seriale da utilizzare come UART, LIN, canale sincrono ad alta velocità (SPI/QSPI), interfaccia bus IIC (indirizzamento a 10 bit, 400 kbit/s), interfaccia IIS
– Interfaccia MultiCAN su chip (Rev. 2.0B attiva) con un massimo di 256 oggetti messaggio (Full CAN/Basic CAN) su un massimo di 6 nodi CAN e funzionalità gateway
– Timer di sistema su chip e orologio in tempo reale su chip
• Fino a 12 Mbyte di spazio di indirizzi esterni per codice e dati
– Caratteristiche del bus esterno programmabili per diversi intervalli di indirizzi
– Bus di indirizzi/dati esterni multiplexati o demultiplexati
– Larghezza del bus di indirizzi selezionabile
– Larghezza del bus dati a 16 bit o 8 bit
– Quattro segnali di selezione del chip programmabili
• Alimentazione singola da 3,0 V a 5,5 V
• Modalità di riduzione dell'alimentazione e riattivazione con gestione flessibile dell'alimentazione
• Timer watchdog programmabile e watchdog oscillatore
• Fino a 76 linee I/O per uso generico
• Caricatori bootstrap su chip
• Supportato da una gamma completa di strumenti di sviluppo tra cui compilatori C, pacchetti macroassembler, emulatori, schede di valutazione, debugger HLL, simulatori, disassemblatori di analizzatori logici, schede di programmazione
• Supporto per il debug su chip tramite interfaccia DAP (Device Access Port) o JTAG
• Package LQFP verde a 100 pin, passo da 0,5 mm (19,7 mil)