SAK-XC2268N-40F80LR INFINEON
Disponibile
SAK-XC2268N-40F80LR INFINEON
• CPU ad alte prestazioni con pipeline a cinque stadi e MPU
– Ciclo di istruzioni 12.5 ns @ clock CPU 80 MHz (esecuzione a ciclo singolo)
– Addizione e sottrazione a 32 bit a ciclo singolo con risultato a 40 bit
– Moltiplicazione a ciclo singolo (16 × 16 bit)
– Divisione dello sfondo (32/16 bit) in 21 cicli
– Istruzioni MAC (Multiply-and-Accumulate) a ciclo unico
- Funzionalità avanzate di manipolazione dei bit booleani
– Esecuzione di salti a ciclo zero
– Istruzioni aggiuntive per supportare HLL e sistemi operativi
– Progettazione basata su registri con più banchi di registri variabili
– Supporto rapido per il cambio di contesto con due banchi di registri locali aggiuntivi
– 16 Mbyte di spazio di indirizzamento lineare totale per codice e dati
– 1.024 Byte di area del registro delle funzioni speciali su chip (compatibile con la famiglia C166)
– Unità di protezione della memoria (MPU) integrata
• Sistema di interrupt con 16 livelli di priorità che fornisce 96 nodi di interrupt
– Ingressi esterni selezionabili per la generazione di interrupt e il wake-up
– Frequenza di campionamento più veloce 12,5 ns
• Trasferimento dati a ciclo singolo guidato da interrupt a otto canali con PEC (Peripheral Event Controller), puntatori a 24 bit che coprono lo spazio di indirizzamento totale
• Generazione di clock da sorgenti di clock interne o esterne, utilizzando PLL o prescaler su chip
• CRC-Checker hardware con polinomio programmabile per supervisionare le aree di memoria su chip
• Moduli di memoria su chip
– 8 Kbyte di RAM in stand-by su chip (SBRAM)
– 2 Kbyte di RAM a doppia porta su chip (DPRAM)
– SRAM dati su chip fino a 16 Kbyte (DSRAM)
– Fino a 16 Kbyte di SRAM di programma/dati su chip (PSRAM)
– Fino a 320 Kbyte di memoria di programma su chip (memoria Flash)
– Protezione del contenuto della memoria tramite Error Correction Code (ECC)
• Moduli periferici su chip
– Due convertitori A/D sincronizzabili con un massimo di 16 canali, risoluzione a 10 bit, tempo di conversione inferiore a 1 μs, pre-elaborazione dei dati opzionale (riduzione dei dati, controllo della portata), rilevamento del filo rotto
– Unità di acquisizione/confronto per uso generale a 16 canali (CC2)
– Due unità di acquisizione/confronto per la generazione flessibile del segnale PWM (CCU6x)
– Unità temporizzatrice multifunzionale per uso generale con 5 timer
– Fino a 6 canali di interfaccia seriale da utilizzare come UART, LIN, canale sincrono ad alta velocità (SPI/QSPI), interfaccia bus IIC (indirizzamento a 10 bit, 400 kbit/s), interfaccia IIS
– Interfaccia MultiCAN su chip (Rev. 2.0B attiva) con un massimo di 256 oggetti messaggio (Full CAN/Basic CAN) su un massimo di 6 nodi CAN e funzionalità gateway
– Timer di sistema su chip e orologio in tempo reale su chip
• Fino a 12 Mbyte di spazio di indirizzamento esterno per codice e dati
– Caratteristiche del bus esterno programmabili per diversi campi di indirizzamento
– Bus di indirizzi/dati esterni multiplexati o demultiplexati
– Larghezza del bus di indirizzi selezionabile
– Larghezza del bus dati a 16 bit o 8 bit
– Quattro segnali programmabili di selezione del chip
• Alimentazione singola da 3,0 V a 5,5 V
• Modalità di riduzione della potenza e riattivazione con gestione flessibile dell'alimentazione
• Timer watchdog programmabile e watchdog oscillatore
• Fino a 76 linee I/O per uso generale
• Caricatori bootstrap su chip
• Supportato da una gamma completa di strumenti di sviluppo, tra cui compilatori C, pacchetti macroassembler, emulatori, schede di valutazione, debugger HLL, simulatori, disassemblatori di analizzatori logici, schede di programmazione
• Supporto per il debug su chip tramite Device Access Port (DAP) o interfaccia JTAG
• Contenitore LQFP verde a 100 pin, passo 0,5 mm (19,7 mil)
• CPU ad alte prestazioni con pipeline a cinque stadi e MPU
– Ciclo di istruzioni 12.5 ns @ clock CPU 80 MHz (esecuzione a ciclo singolo)
– Addizione e sottrazione a 32 bit a ciclo singolo con risultato a 40 bit
– Moltiplicazione a ciclo singolo (16 × 16 bit)
– Divisione dello sfondo (32/16 bit) in 21 cicli
– Istruzioni MAC (Multiply-and-Accumulate) a ciclo unico
- Funzionalità avanzate di manipolazione dei bit booleani
– Esecuzione di salti a ciclo zero
– Istruzioni aggiuntive per supportare HLL e sistemi operativi
– Progettazione basata su registri con più banchi di registri variabili
– Supporto rapido per il cambio di contesto con due banchi di registri locali aggiuntivi
– 16 Mbyte di spazio di indirizzamento lineare totale per codice e dati
– 1.024 Byte di area del registro delle funzioni speciali su chip (compatibile con la famiglia C166)
– Unità di protezione della memoria (MPU) integrata
• Sistema di interrupt con 16 livelli di priorità che fornisce 96 nodi di interrupt
– Ingressi esterni selezionabili per la generazione di interrupt e il wake-up
– Frequenza di campionamento più veloce 12,5 ns
• Trasferimento dati a ciclo singolo guidato da interrupt a otto canali con PEC (Peripheral Event Controller), puntatori a 24 bit che coprono lo spazio di indirizzamento totale
• Generazione di clock da sorgenti di clock interne o esterne, utilizzando PLL o prescaler su chip
• CRC-Checker hardware con polinomio programmabile per supervisionare le aree di memoria su chip
• Moduli di memoria su chip
– 8 Kbyte di RAM in stand-by su chip (SBRAM)
– 2 Kbyte di RAM a doppia porta su chip (DPRAM)
– SRAM dati su chip fino a 16 Kbyte (DSRAM)
– Fino a 16 Kbyte di SRAM di programma/dati su chip (PSRAM)
– Fino a 320 Kbyte di memoria di programma su chip (memoria Flash)
– Protezione del contenuto della memoria tramite Error Correction Code (ECC)
• Moduli periferici su chip
– Due convertitori A/D sincronizzabili con un massimo di 16 canali, risoluzione a 10 bit, tempo di conversione inferiore a 1 μs, pre-elaborazione dei dati opzionale (riduzione dei dati, controllo della portata), rilevamento del filo rotto
– Unità di acquisizione/confronto per uso generale a 16 canali (CC2)
– Due unità di acquisizione/confronto per la generazione flessibile del segnale PWM (CCU6x)
– Unità temporizzatrice multifunzionale per uso generale con 5 timer
– Fino a 6 canali di interfaccia seriale da utilizzare come UART, LIN, canale sincrono ad alta velocità (SPI/QSPI), interfaccia bus IIC (indirizzamento a 10 bit, 400 kbit/s), interfaccia IIS
– Interfaccia MultiCAN su chip (Rev. 2.0B attiva) con un massimo di 256 oggetti messaggio (Full CAN/Basic CAN) su un massimo di 6 nodi CAN e funzionalità gateway
– Timer di sistema su chip e orologio in tempo reale su chip
• Fino a 12 Mbyte di spazio di indirizzamento esterno per codice e dati
– Caratteristiche del bus esterno programmabili per diversi campi di indirizzamento
– Bus di indirizzi/dati esterni multiplexati o demultiplexati
– Larghezza del bus di indirizzi selezionabile
– Larghezza del bus dati a 16 bit o 8 bit
– Quattro segnali programmabili di selezione del chip
• Alimentazione singola da 3,0 V a 5,5 V
• Modalità di riduzione della potenza e riattivazione con gestione flessibile dell'alimentazione
• Timer watchdog programmabile e watchdog oscillatore
• Fino a 76 linee I/O per uso generale
• Caricatori bootstrap su chip
• Supportato da una gamma completa di strumenti di sviluppo, tra cui compilatori C, pacchetti macroassembler, emulatori, schede di valutazione, debugger HLL, simulatori, disassemblatori di analizzatori logici, schede di programmazione
• Supporto per il debug su chip tramite Device Access Port (DAP) o interfaccia JTAG
• Contenitore LQFP verde a 100 pin, passo 0,5 mm (19,7 mil)
Assicurati che le tue informazioni di contatto siano corrette. Il tuo messaggio verrà inviato direttamente ai destinatari e non verrà visualizzato pubblicamente. Non distribuiremo o venderemo mai le tue informazioni personali a terzi senza il tuo esplicito permesso.
