SPC5606BF1MLQ6 NXP
Disponibile
SPC5606BF1MLQ6 NXP
Caratteristiche - Complesso di core CPU a 32 bit a problema singolo (e200z0h) - Conforme alla categoria integrata della tecnologia Power Architecture® - Set di istruzioni migliorato che consente la codifica a lunghezza variabile (VLE) per la riduzione dell'ingombro delle dimensioni del codice. Con la codifica opzionale di istruzioni miste a 16 bit e 32 bit, è possibile ottenere una significativa riduzione dell'ingombro delle dimensioni del codice. - Fino a 1,5 MB di memoria flash a codice su chip supportata con il controller di memoria flash - 64 (4 × 16) KB di memoria flash dati su chip con ECC - Fino a 96 KB di SRAM su chip - Unità di protezione della memoria (MPU) con 8 descrittori di regione e granularità di regione a 32 byte su alcuni membri della famiglia (fare riferimento alla Tabella 1 per i dettagli). - Controller di interrupt (INTC) in grado di gestire 204 sorgenti di interrupt a priorità selezionabile - Circuito ad aggancio di fase modulato in frequenza (FMPLL) - Architettura dell'interruttore a barra trasversale per la simultaneità accesso a periferiche, Flash o RAM da più bus master - Controller eDMA a 16 canali con più sorgenti di richiesta di trasferimento tramite multiplexer DMA - Il modulo di assistenza all'avvio (BAM) supporta la programmazione Flash interna tramite un collegamento seriale (CAN o SCI) - Il timer supporta i canali I/O fornendo una gamma di funzioni di acquisizione dell'input a 16 bit, confronto dell'output e modulazione della larghezza dell'impulso (eMIOS) - 2 convertitori analogico-digitale (ADC): un'unità a 10 bit e una a 12 bit - Unità Cross Trigger per consentire la sincronizzazione delle conversioni ADC con un evento timer da eMIOS o PIT - Fino a 6 moduli DSPI (Serial Peripheral Interface)
Fino a 10 moduli di interfaccia di comunicazione seriale (LINFlex) - Fino a 6 moduli CAN completi avanzati (FlexCAN) con buffer configurabili - 1 modulo di interfaccia a circuito interintegrato (I2C) - Fino a 149 pin configurabili per uso generale che supportano le operazioni di ingresso e uscita (a seconda del pacchetto) - Contatore in tempo reale (RTC) - Sorgente di clock da oscillatore interno a 128 kHz o 16 MHz che supporta la riattivazione autonoma con risoluzione di 1 ms con timeout massimo di 2 secondi - Supporto opzionale per RTC con sorgente di clock da oscillatore a cristallo esterno a 32 kHz, che supporta la riattivazione con risoluzione di 1 secondo e timeout massimo di 1 ora - Fino a 8 timer di interruzione periodica (PIT) con risoluzione del contatore a 32 bit - Interfaccia di sviluppo Nexus (NDI) secondo IEEE-ISTO 5001-2003 Classe Due Plus - Test boundary scan dispositivo/scheda supportati dal Joint Test Action Group (JTAG) di IEEE (IEEE 1149.1) - Regolatore di tensione su chip (VREG) per la regolazione dell'alimentazione in ingresso per tutti i livelli interni
Caratteristiche - Complesso di core CPU a 32 bit a problema singolo (e200z0h) - Conforme alla categoria integrata della tecnologia Power Architecture® - Set di istruzioni migliorato che consente la codifica a lunghezza variabile (VLE) per la riduzione dell'ingombro delle dimensioni del codice. Con la codifica opzionale di istruzioni miste a 16 bit e 32 bit, è possibile ottenere una significativa riduzione dell'ingombro delle dimensioni del codice. - Fino a 1,5 MB di memoria flash a codice su chip supportata con il controller di memoria flash - 64 (4 × 16) KB di memoria flash dati su chip con ECC - Fino a 96 KB di SRAM su chip - Unità di protezione della memoria (MPU) con 8 descrittori di regione e granularità di regione a 32 byte su alcuni membri della famiglia (fare riferimento alla Tabella 1 per i dettagli). - Controller di interrupt (INTC) in grado di gestire 204 sorgenti di interrupt a priorità selezionabile - Circuito ad aggancio di fase modulato in frequenza (FMPLL) - Architettura dell'interruttore a barra trasversale per la simultaneità accesso a periferiche, Flash o RAM da più bus master - Controller eDMA a 16 canali con più sorgenti di richiesta di trasferimento tramite multiplexer DMA - Il modulo di assistenza all'avvio (BAM) supporta la programmazione Flash interna tramite un collegamento seriale (CAN o SCI) - Il timer supporta i canali I/O fornendo una gamma di funzioni di acquisizione dell'input a 16 bit, confronto dell'output e modulazione della larghezza dell'impulso (eMIOS) - 2 convertitori analogico-digitale (ADC): un'unità a 10 bit e una a 12 bit - Unità Cross Trigger per consentire la sincronizzazione delle conversioni ADC con un evento timer da eMIOS o PIT - Fino a 6 moduli DSPI (Serial Peripheral Interface)
Fino a 10 moduli di interfaccia di comunicazione seriale (LINFlex) - Fino a 6 moduli CAN completi avanzati (FlexCAN) con buffer configurabili - 1 modulo di interfaccia a circuito interintegrato (I2C) - Fino a 149 pin configurabili per uso generale che supportano le operazioni di ingresso e uscita (a seconda del pacchetto) - Contatore in tempo reale (RTC) - Sorgente di clock da oscillatore interno a 128 kHz o 16 MHz che supporta la riattivazione autonoma con risoluzione di 1 ms con timeout massimo di 2 secondi - Supporto opzionale per RTC con sorgente di clock da oscillatore a cristallo esterno a 32 kHz, che supporta la riattivazione con risoluzione di 1 secondo e timeout massimo di 1 ora - Fino a 8 timer di interruzione periodica (PIT) con risoluzione del contatore a 32 bit - Interfaccia di sviluppo Nexus (NDI) secondo IEEE-ISTO 5001-2003 Classe Due Plus - Test boundary scan dispositivo/scheda supportati dal Joint Test Action Group (JTAG) di IEEE (IEEE 1149.1) - Regolatore di tensione su chip (VREG) per la regolazione dell'alimentazione in ingresso per tutti i livelli interni
Assicurati che le tue informazioni di contatto siano corrette. La tua messaggio sarà direttamente al destinatario o ai destinatari e non essere esposto pubblicamente. Non distribuiremo o venderemo mai il tuo personale informazioni a terzi senza il tuo esplicito permesso.
