.webp)
.jpg)
MCIMX6Q6AVT08AE NXP
Disponibile
MCIMX6Q6AVT08AE NXP
I processori i.MX 6Dual/6Quad sono basati sulla piattaforma Arm Cortex-A9 MPCore, che ha le seguenti caratteristiche: • Processore Arm Cortex-A9 MPCore 4xCPU (con TrustZone®) • La configurazione del core è simmetrica, dove ogni core include: - 32 KByte L1 Instruction Cache - 32 KByte L1 Data Cache - Private Timer e Watchdog - Cortex-A9 NEON MPE (Media Processing Engine) Co-processore Il complesso Arm Cortex-A9 MPCore include: - General Interrupt Controller (GIC) con supporto per 128 interrupt - Timer globale - Unità di controllo Snoop (SCU) - 1 MB di cache I/D L2 unificata, condivisa da due/quattro core - Due interfacce bus Master AXI (64 bit) in uscita dalla cache L2 Differenziatore di parti @ Industrial con VPU, GPU, no MLB 7 Automotive con VPU, GPU 6 Consumer con VPU, GPU 5 Automotive con GPU, no VPU 4 Temperatura Tj + Commerciale esteso: da -20 a +105° C E Industriale: da -40 a +105° C C Automotive: da -40 a +125° C A Frequenza $ 800 MHz2 (grado industriale) 08 852 MHz (grado automobilistico) 08 1 GHz3 10 1,2 GHz 12 Tipo di contenitore RoHS FCPBGA 21x21 0,8 mm (con coperchio) VT FCPBGA 21x21 0,8 mm (senza coperchio) YM Livello di qualifica MC Prototipi Campioni PC Produzione di massa MC Special SC Part # series X i.MX 6Quad Q i.MX 6Dual D Silicon revision1 A Rev 1.2 C Rev 1.3 D Rev 1.6 E Fusione % Impostazione predefinita A HDCP abilitato C MC IMX6 X @ + VV $ % A 1. Vedere la pagina Web nxp.com\imx6series per le informazioni più recenti sulla revisione del silicio disponibile. 2. Se si utilizza un clock di ingresso a 24 MHz (richiesto per USB), la velocità massima del SoC è limitata a 792 MHz. 3. Se si utilizza un clock di ingresso a 24 MHz (richiesto per USB), la velocità massima del SoC è limitata a 996 MHz. i.MX 6Dual/6Quad Automotive and Infotainment Applications Processors, Rev. 6, 11/2018 6 NXP Semiconductors Introduzione • Frequenza del core (inclusi Neon e cache L1) come indicato nella Tabella 6. • Coprocessore NEON MPE — Architettura di elaborazione multimediale SIMD — File di registro NEON con registri generici a 32x64 bit — Pipeline di esecuzione intera NEON (ALU, Shift, MAC) — Pipeline di esecuzione NEON dual, a virgola mobile a precisione singola (FADD, FMUL) — NEON load/store e pipeline di permutazione Il sistema di memoria a livello SoC è costituito dai seguenti componenti aggiuntivi: • ROM di avvio, inclusa HAB (96 KB) • RAM multimediale / condivisa, ad accesso rapido (OCRAM, 256 KB) • RAM sicura/non sicura (16 KB) • Interfacce di memoria esterna: — 16 bit, 32 bit e 64 bit DDR3-1066, DDR3L-1066 e 1/2 LPDDR2-800 canali, che supportano la modalità di interfoliazione DDR, per dual x32 LPDDR2 — 8-bit NAND-Flash, incluso il supporto per Raw MLC/SLC, 2 KB, 4 KB e 8 KB di dimensioni pagina, BA-NAND, PBA-NAND, LBA-NAND, OneNAND™ e altri. BCH ECC fino a 40 bit. — Flash NOR a 16/32 bit. Tutti i pin EIMv2 sono multiplexati su altre interfacce. — PSRAM a 16/32 bit, RAM cellulare Ogni processore i.MX 6Dual/6Quad abilita le seguenti interfacce per i dispositivi esterni (alcune delle quali sono multiplexate e non disponibili contemporaneamente): • Unità disco rigido: SATA II, 3,0 Gbps • Display: per un totale di cinque interfacce disponibili. La frequenza totale dei pixel grezzi di tutte le interfacce è fino a 450 Mpixel/sec, 24 bpp. In parallelo possono essere attive fino a quattro interfacce. — Una porta display parallela a 24 bit, fino a 225 Mpixel/sec (ad esempio, WUXGA a 60 Hz o due HD1080 e WXGA a 60 Hz) — Porte seriali LVDS: una porta fino a 170 Mpixel/sec (ad esempio, WUXGA a 60 Hz) o due porte fino a 85 MP/sec ciascuna — Porta HDMI 1.4 — MIPI/DSI, due corsie a 1 Gbps • Sensori della fotocamera: - Porta telecamera parallela (fino a 20 bit e fino a 240 MHz di picco) - Porta telecamera seriale MIPI CSI-2, che supporta fino a 1000 Mbps/corsia in modalità 1/2/3 corsie e fino a 800 Mbps/corsia in modalità 4 corsie. Il core del ricevitore CSI-2 può gestire una corsia di clock e fino a quattro corsie dati. Ogni processore i.MX 6Dual/6Quad ha quattro corsie. • Schede di espansione: — Quattro porte per schede MMC/SD/SDIO che supportano: – Specifiche della modalità di trasferimento a 1 bit o 4 bit per schede SD e SDIO fino alla modalità UHS-I SDR-104 (104 MB/s max) Introduzione i.MX processori 6Dual/6Quad per applicazioni automobilistiche e di infotainment, Rev. 6, 11/2018 NXP Semiconductors 7 – Specifiche della modalità di trasferimento a 1 bit, 4 bit o 8 bit per schede MMC fino a 52 MHz in modalità SDR e DDR (104 MB/s max) • USB: — Un OTG USB 2.0 ad alta velocità (HS) (fino a 480 Mbps), con PHY USB HS integrato — Tre host USB 2.0 (480 Mbps): - Un host HS con PHY ad alta velocità integrato - Due host HS con PHY USB High Speed Inter-Chip (HS-IC) integrato - Porta PCI Express di espansione (PCIe) v2.0 a una corsia — PCI Express (Gen 2.0) dual mode complex, supporto delle operazioni complesse Root e delle operazioni Endpoint. Utilizza la configurazione PHY x1. - IP e interfacce varie: - Blocco SSI in grado di supportare frequenze di campionamento audio fino a 192 kHz ingressi e uscite stereo con modalità I2 S - ESAI è in grado di supportare frequenze di campionamento audio fino a 260 kHz in modalità I2S con 7.1 uscite multicanale - Cinque UART, fino a 5,0 Mbps ciascuno: - Fornisce un'interfaccia RS232 - Supporta la modalità multidrop RS485 a 9 bit - Uno dei cinque UART (UART1) supporta 8 fili mentre gli altri quattro supportano 4- filo. Ciò è dovuto alla limitazione IOMUX del SoC, perché tutti gli IP UART sono identici. — Cinque eCSPI (CSPI avanzato) — Tre I2C, con supporto a 400 kbps — Controller Gigabit Ethernet (compatibile con IEEE1588), 10/100/10001 Mbps — Quattro modulatori di larghezza di impulso (PWM) — Controller JTAG di sistema (SJC) — GPIO con funzionalità di interrupt — Porta tastiera 8x8 (KPP) — Sony Philips Digital Interconnect Format (SPDIF), Rx e Tx — Due controller Area Network (FlexCAN), 1 Mbps ciascuno — Due timer Watchdog (WDOG) — Audio MUX (AUDMUX) — MLB (MediaLB) fornisce l'interfaccia alla MAGGIOR PARTE delle reti (150 Mbps) con il opzione dell'acceleratore di cifratura DTCP I processori i.MX 6Dual/6Quad integrano un'unità di gestione dell'alimentazione e controller avanzati: - Forniscono PMU, comprese le forniture LDO, per le risorse su chip - Utilizzano il sensore di temperatura per monitorare la temperatura del die 1. Le prestazioni massime teoriche di ENET a 1 Gbps sono limitate a 470 Mbps (totale per Tx e Rx) a causa delle limitazioni del throughput del bus interno. Le prestazioni effettive misurate in un ambiente ottimizzato sono fino a 400 Mbps. Per i dettagli, vedere l'errata ERR004512 nel documento i.MX 6Dual/6Quad errata (IMX6DQCE). i.MX 6Dual/6Quad Processori per applicazioni automobilistiche e di infotainment, Rev. 6, 11/2018 8 NXP Semiconductors Introduzione • Supporta le tecniche DVFS per le modalità a basso consumo • Utilizza la conservazione dello stato del software e il controllo dell'alimentazione per Arm e MPE • Supporta vari livelli di modalità di alimentazione del sistema • Utilizza uno schema di controllo del clock flessibile I processori i.MX 6Dual/6Quad utilizzano acceleratori hardware dedicati per soddisfare le prestazioni multimediali previste. L'uso di acceleratori hardware è un fattore chiave per ottenere prestazioni elevate a basso consumo energetico, pur avendo il core della CPU relativamente libero per l'esecuzione di altre attività. I processori i.MX 6Dual/6Quad incorporano i seguenti acceleratori hardware: • VPU: unità di elaborazione video • IPUv3H: unità di elaborazione immagini versione 3H (2 IPU) • GPU3Dv4: unità di elaborazione grafica 3D (OpenGL ES 2.0) versione 4 • GPU2Dv2: unità di elaborazione grafica 2D (BitBlt) versione 2 • GPUVG: unità di elaborazione grafica OpenVG 1.1 • ASRC: convertitore di frequenza di campionamento asincrono Le funzioni di sicurezza sono abilitate e accelerate dal seguente hardware: • Arm TrustZone, inclusa l'architettura TZ (separazione degli interrupt, mappatura della memoria, ecc.) • SJC—Controller JTAG di sistema. Protezione di JTAG dagli attacchi alle porte di debug regolando o bloccando l'accesso alle funzionalità di debug del sistema. • CAAM: modulo di accelerazione e garanzia crittografica, contenente 16 KB di RAM sicura e generatore di numeri veri e pseudo casuali (certificato NIST) • SNVS: archiviazione sicura non volatile, incluso l'orologio in tempo reale sicuro • CSU: unità di sicurezza centrale. Miglioramento per il modulo di identificazione IC (IIM). Verrà configurato durante l'avvio e da eFUSE e determinerà la modalità operativa del livello di sicurezza e la politica TZ. • A-HAB - Advanced High Assurance Boot - HABv4 con i nuovi miglioramenti incorporati: SHA-256, chiave RSA a 2048 bit, meccanismo di controllo della versione, avvio a caldo, CSU e inizializzazione TZ.
I processori i.MX 6Dual/6Quad sono basati sulla piattaforma Arm Cortex-A9 MPCore, che ha le seguenti caratteristiche: • Processore Arm Cortex-A9 MPCore 4xCPU (con TrustZone®) • La configurazione del core è simmetrica, dove ogni core include: - 32 KByte L1 Instruction Cache - 32 KByte L1 Data Cache - Private Timer e Watchdog - Cortex-A9 NEON MPE (Media Processing Engine) Co-processore Il complesso Arm Cortex-A9 MPCore include: - General Interrupt Controller (GIC) con supporto per 128 interrupt - Timer globale - Unità di controllo Snoop (SCU) - 1 MB di cache I/D L2 unificata, condivisa da due/quattro core - Due interfacce bus Master AXI (64 bit) in uscita dalla cache L2 Differenziatore di parti @ Industrial con VPU, GPU, no MLB 7 Automotive con VPU, GPU 6 Consumer con VPU, GPU 5 Automotive con GPU, no VPU 4 Temperatura Tj + Commerciale esteso: da -20 a +105° C E Industriale: da -40 a +105° C C Automotive: da -40 a +125° C A Frequenza $ 800 MHz2 (grado industriale) 08 852 MHz (grado automobilistico) 08 1 GHz3 10 1,2 GHz 12 Tipo di contenitore RoHS FCPBGA 21x21 0,8 mm (con coperchio) VT FCPBGA 21x21 0,8 mm (senza coperchio) YM Livello di qualifica MC Prototipi Campioni PC Produzione di massa MC Special SC Part # series X i.MX 6Quad Q i.MX 6Dual D Silicon revision1 A Rev 1.2 C Rev 1.3 D Rev 1.6 E Fusione % Impostazione predefinita A HDCP abilitato C MC IMX6 X @ + VV $ % A 1. Vedere la pagina Web nxp.com\imx6series per le informazioni più recenti sulla revisione del silicio disponibile. 2. Se si utilizza un clock di ingresso a 24 MHz (richiesto per USB), la velocità massima del SoC è limitata a 792 MHz. 3. Se si utilizza un clock di ingresso a 24 MHz (richiesto per USB), la velocità massima del SoC è limitata a 996 MHz. i.MX 6Dual/6Quad Automotive and Infotainment Applications Processors, Rev. 6, 11/2018 6 NXP Semiconductors Introduzione • Frequenza del core (inclusi Neon e cache L1) come indicato nella Tabella 6. • Coprocessore NEON MPE — Architettura di elaborazione multimediale SIMD — File di registro NEON con registri generici a 32x64 bit — Pipeline di esecuzione intera NEON (ALU, Shift, MAC) — Pipeline di esecuzione NEON dual, a virgola mobile a precisione singola (FADD, FMUL) — NEON load/store e pipeline di permutazione Il sistema di memoria a livello SoC è costituito dai seguenti componenti aggiuntivi: • ROM di avvio, inclusa HAB (96 KB) • RAM multimediale / condivisa, ad accesso rapido (OCRAM, 256 KB) • RAM sicura/non sicura (16 KB) • Interfacce di memoria esterna: — 16 bit, 32 bit e 64 bit DDR3-1066, DDR3L-1066 e 1/2 LPDDR2-800 canali, che supportano la modalità di interfoliazione DDR, per dual x32 LPDDR2 — 8-bit NAND-Flash, incluso il supporto per Raw MLC/SLC, 2 KB, 4 KB e 8 KB di dimensioni pagina, BA-NAND, PBA-NAND, LBA-NAND, OneNAND™ e altri. BCH ECC fino a 40 bit. — Flash NOR a 16/32 bit. Tutti i pin EIMv2 sono multiplexati su altre interfacce. — PSRAM a 16/32 bit, RAM cellulare Ogni processore i.MX 6Dual/6Quad abilita le seguenti interfacce per i dispositivi esterni (alcune delle quali sono multiplexate e non disponibili contemporaneamente): • Unità disco rigido: SATA II, 3,0 Gbps • Display: per un totale di cinque interfacce disponibili. La frequenza totale dei pixel grezzi di tutte le interfacce è fino a 450 Mpixel/sec, 24 bpp. In parallelo possono essere attive fino a quattro interfacce. — Una porta display parallela a 24 bit, fino a 225 Mpixel/sec (ad esempio, WUXGA a 60 Hz o due HD1080 e WXGA a 60 Hz) — Porte seriali LVDS: una porta fino a 170 Mpixel/sec (ad esempio, WUXGA a 60 Hz) o due porte fino a 85 MP/sec ciascuna — Porta HDMI 1.4 — MIPI/DSI, due corsie a 1 Gbps • Sensori della fotocamera: - Porta telecamera parallela (fino a 20 bit e fino a 240 MHz di picco) - Porta telecamera seriale MIPI CSI-2, che supporta fino a 1000 Mbps/corsia in modalità 1/2/3 corsie e fino a 800 Mbps/corsia in modalità 4 corsie. Il core del ricevitore CSI-2 può gestire una corsia di clock e fino a quattro corsie dati. Ogni processore i.MX 6Dual/6Quad ha quattro corsie. • Schede di espansione: — Quattro porte per schede MMC/SD/SDIO che supportano: – Specifiche della modalità di trasferimento a 1 bit o 4 bit per schede SD e SDIO fino alla modalità UHS-I SDR-104 (104 MB/s max) Introduzione i.MX processori 6Dual/6Quad per applicazioni automobilistiche e di infotainment, Rev. 6, 11/2018 NXP Semiconductors 7 – Specifiche della modalità di trasferimento a 1 bit, 4 bit o 8 bit per schede MMC fino a 52 MHz in modalità SDR e DDR (104 MB/s max) • USB: — Un OTG USB 2.0 ad alta velocità (HS) (fino a 480 Mbps), con PHY USB HS integrato — Tre host USB 2.0 (480 Mbps): - Un host HS con PHY ad alta velocità integrato - Due host HS con PHY USB High Speed Inter-Chip (HS-IC) integrato - Porta PCI Express di espansione (PCIe) v2.0 a una corsia — PCI Express (Gen 2.0) dual mode complex, supporto delle operazioni complesse Root e delle operazioni Endpoint. Utilizza la configurazione PHY x1. - IP e interfacce varie: - Blocco SSI in grado di supportare frequenze di campionamento audio fino a 192 kHz ingressi e uscite stereo con modalità I2 S - ESAI è in grado di supportare frequenze di campionamento audio fino a 260 kHz in modalità I2S con 7.1 uscite multicanale - Cinque UART, fino a 5,0 Mbps ciascuno: - Fornisce un'interfaccia RS232 - Supporta la modalità multidrop RS485 a 9 bit - Uno dei cinque UART (UART1) supporta 8 fili mentre gli altri quattro supportano 4- filo. Ciò è dovuto alla limitazione IOMUX del SoC, perché tutti gli IP UART sono identici. — Cinque eCSPI (CSPI avanzato) — Tre I2C, con supporto a 400 kbps — Controller Gigabit Ethernet (compatibile con IEEE1588), 10/100/10001 Mbps — Quattro modulatori di larghezza di impulso (PWM) — Controller JTAG di sistema (SJC) — GPIO con funzionalità di interrupt — Porta tastiera 8x8 (KPP) — Sony Philips Digital Interconnect Format (SPDIF), Rx e Tx — Due controller Area Network (FlexCAN), 1 Mbps ciascuno — Due timer Watchdog (WDOG) — Audio MUX (AUDMUX) — MLB (MediaLB) fornisce l'interfaccia alla MAGGIOR PARTE delle reti (150 Mbps) con il opzione dell'acceleratore di cifratura DTCP I processori i.MX 6Dual/6Quad integrano un'unità di gestione dell'alimentazione e controller avanzati: - Forniscono PMU, comprese le forniture LDO, per le risorse su chip - Utilizzano il sensore di temperatura per monitorare la temperatura del die 1. Le prestazioni massime teoriche di ENET a 1 Gbps sono limitate a 470 Mbps (totale per Tx e Rx) a causa delle limitazioni del throughput del bus interno. Le prestazioni effettive misurate in un ambiente ottimizzato sono fino a 400 Mbps. Per i dettagli, vedere l'errata ERR004512 nel documento i.MX 6Dual/6Quad errata (IMX6DQCE). i.MX 6Dual/6Quad Processori per applicazioni automobilistiche e di infotainment, Rev. 6, 11/2018 8 NXP Semiconductors Introduzione • Supporta le tecniche DVFS per le modalità a basso consumo • Utilizza la conservazione dello stato del software e il controllo dell'alimentazione per Arm e MPE • Supporta vari livelli di modalità di alimentazione del sistema • Utilizza uno schema di controllo del clock flessibile I processori i.MX 6Dual/6Quad utilizzano acceleratori hardware dedicati per soddisfare le prestazioni multimediali previste. L'uso di acceleratori hardware è un fattore chiave per ottenere prestazioni elevate a basso consumo energetico, pur avendo il core della CPU relativamente libero per l'esecuzione di altre attività. I processori i.MX 6Dual/6Quad incorporano i seguenti acceleratori hardware: • VPU: unità di elaborazione video • IPUv3H: unità di elaborazione immagini versione 3H (2 IPU) • GPU3Dv4: unità di elaborazione grafica 3D (OpenGL ES 2.0) versione 4 • GPU2Dv2: unità di elaborazione grafica 2D (BitBlt) versione 2 • GPUVG: unità di elaborazione grafica OpenVG 1.1 • ASRC: convertitore di frequenza di campionamento asincrono Le funzioni di sicurezza sono abilitate e accelerate dal seguente hardware: • Arm TrustZone, inclusa l'architettura TZ (separazione degli interrupt, mappatura della memoria, ecc.) • SJC—Controller JTAG di sistema. Protezione di JTAG dagli attacchi alle porte di debug regolando o bloccando l'accesso alle funzionalità di debug del sistema. • CAAM: modulo di accelerazione e garanzia crittografica, contenente 16 KB di RAM sicura e generatore di numeri veri e pseudo casuali (certificato NIST) • SNVS: archiviazione sicura non volatile, incluso l'orologio in tempo reale sicuro • CSU: unità di sicurezza centrale. Miglioramento per il modulo di identificazione IC (IIM). Verrà configurato durante l'avvio e da eFUSE e determinerà la modalità operativa del livello di sicurezza e la politica TZ. • A-HAB - Advanced High Assurance Boot - HABv4 con i nuovi miglioramenti incorporati: SHA-256, chiave RSA a 2048 bit, meccanismo di controllo della versione, avvio a caldo, CSU e inizializzazione TZ.
Assicurati che le tue informazioni di contatto siano corrette. La tua messaggio sarà direttamente al destinatario o ai destinatari e non essere esposto pubblicamente. Non distribuiremo o venderemo mai il tuo personale informazioni a terzi senza il tuo esplicito permesso.
